Köszönjük, hogy elküldte érdeklődését! Csapatunk egyik tagja hamarosan felveszi Önnel a kapcsolatot.
Köszönjük, hogy elküldte foglalását! Csapatunk egyik tagja hamarosan felveszi Önnel a kapcsolatot.
Kurzusleírás
RISC-V Architektúra alapok és ökoszisztéma áttekintés
RISC-V ISA helyzet és ipari elfogadás
- Nyílt ISA filozófia és a RISC-V International szabványosítási helyzet
- RISC-V mentális modell: Load-Store architektúra, Regiszterfájl, Bájt sorrend
- Összehasonlítás ARM, x86 és POWER-val: Kompromisszumok heterogén számítási architektúrák esetén
- Ökoszisztéma érettség értékelése: SiFive, T-Head, Western Digital és a növekvő nyílt forráskódú szilícium közösség
- Szabványosított interfészek: RISC-V Privileged ISA, Machine Software Abstraction Layer (MSBL)
Memória modellek és ABI megfelelőség
- Nem privilegizált architektúra specifikáció: CSR térkép, kivételkezelés és memória hierarchia
- RV32I / RV64I utasításkészletek és ABI megfelelőség keretplatformos bináris hordozhatósághoz
- Memória rendezési konvenciók és korlát utasítások többprocesszoros rendszerekhez
RISC-V Assembly programozás és fordító eszközlánc
Alacsony szintű utasítás programozás
- Alap egész szám utasítások (I), Szorzás/Osztás (M), Atomikus műveletek (A) kiterjesztések
- Bitness-érzékeny programozási stratégiák 32 bites és 64 bites RISC-V célokhoz
- Hívási konvenciók és veremkeret kezelés beágyazott és valós idejű szoftverrendszerekhez
Fordító eszközlánc jártasság
- LLVM-alapú fordító eszközlánc: Clang, LLVM, Binutils RISC-V keresztfordításhoz
- Linker szkriptek, szekciók és memórialayout konfiguráció bare-metal és RTOS környezetekhez
- Fordító intrinszikusok, optimalizációs szintek és profilalapú kód finomhangolás
- Nyílt forráskódú eszközlánc fejlesztési munkafolyamatok: egyedi GCC/Clang eszközláncok építése, tesztelése és csomagolása
Beágyazott rendszerek fejlesztése és valós idejű operációs rendszerek
Bare-Metal és RTOS programozás
- Rust rendszerprogramozás RISC-V-hez: zero-cost absztrakciók, nem biztonságos memóriakezelés és bare-metal fejlesztés
- No-Std környezetek: egyedi linkerek, eszközmeghajtó fejlesztés és memórialeképezett I/O
- Zephyr RTOS és Buildroot BSP fejlesztés RISC-V célokhoz
- Periféria interfészek: GPIO, I2C, SPI, UART és DMA vezérlő programozás
Teljesítmény- és energiaoptimalizálás
- Órajel lekapcsolás, teljesítménydomén kezelés és alacsony fogyasztású módok optimalizálása
- Ciklus pontos teljesítményelemzés szimulációs profilozókkal és hardveres teljesítményszámlálókkal
- Valós idejű megszakítási késleltetés hangolása biztonságkritikus alkalmazásokhoz
Linux kernel és bootloader fejlesztés RISC-V-hez
Boot firmware és bootloader ökoszisztéma
- OpenSBI (SBI specifikáció implementáció): bootloader firmware fejlesztés
- UEFI/EDK II RISC-V-n: modern firmware boot stack fejlesztés
- Coreboot és U-Boot portolás RISC-V single-board számítógépekhez
Linux kernel integráció
- RISC-V fővonalbeli kernel hozzájárulások: eszközfa többrétegű, CPU topológia és megszakításvezérlő (AIA) meghajtó fejlesztés
- Gyártói BSP fejlesztés és kernel konfiguráció egyedi SoC platformokhoz
- Fájlrendszer támogatás, hálózati stack és konténerizáció támogatás (Docker, Kubernetes) RISC-V hoszt rendszereken
RISC-V SoC tervezés és FPGA prototípuskészítés
Többmagos SoC architektúra és integráció
- Network-on-Chip (NoC) tervezési módszertanok RISC-V többmagos processzorokhoz
- Axi4/CHI cache koherencia és processzorok közötti kommunikációs protokollok
- Nyílt forráskódú IP integráció: OpenCores, ChIPS Framework és gyártói RTL komponensek
- Bus matrix tervezés és memória vezérlő integráció (DDR, SRAM, eMMC, PCIe)
FPGA-alapú processzor prototípuskészítés
- FPGA szintézis és implementáció RISC-V maghoz (pl. BOOM, VexRiscv, PULP)
- SystemVerilog Assertions (SVA) és UVM-alapú funkcionális ellenőrzési módszertan
- Formális ellenőrzési eszközök és tulajdonságalapú tesztelés RISC-V mag validálásához
RISC-V vektor kiterjesztések és területspecifikus gyorsítás
RVV (RISC-V Vector) kiterjesztés mély merülés
- Vektor betöltés/tárolás, vektor-összevont szorzás-összeadás (VFMA) és mátrix számítási gyorsítás
- Változó hosszúságú vektor műveletek (VL, VLEN) terhelés-optimalizált SIMD végrehajtáshoz
- Vektor maszk műveletek, szegmensvezérlés és adattípus rugalmasság DSP és ML munkaterhelésekhez
Egyedi DSP és területspecifikus utasítás tervezés
- Területspecifikus gyorsítók tervezése egyedi kiterjesztések és CBAR-alapú operandus interfészek segítségével
- Fordító frontend módosítások egyedi utasítás generáláshoz és kód kibocsátáshoz
- Hardver-szoftver particionálási stratégiák gyorsítók integrálásához termelési SoC-kban
AI gyorsítás és edge gépi tanulás RISC-V-n
NPU tervezés és integráció RISC-V processzorokhoz
- Neural Processing Unit architektúra: szisztolikus tömbök, tenzor magok és súlykompresszió on-chip AI gyorsításhoz
- Modell kvantálási technikák (INT8, INT4, FP8) edge telepítéshez RISC-V-n
- Keretrendszer kompatibilitás: TensorFlow Lite Micro, ONNX Runtime és PyTorch Edge RISC-V célokon
Heterogén számítás AI munkaterhelésekhez
- RISC-V hoszt CPU és AI gyorsító NPU közös tervezése valós idejű inferencia folyamatokhoz
- Memória alrendszer optimalizálás: HBM/DDR sávszélesség kezelés ML modell súlyok és aktivációkhoz
- Hőmérséklet és energia költségvetés edge AI inferencia rendszerekhez
Hardver biztonság és bizalmas számítások RISC-V-n
Fizikai memória védelem és megbízható végrehajtás
- Fizikai memória védelem (PMP) és Page Table walker biztonsági mechanizmusok
- Biztonságos Enklávé/TEE architektúrák RISC-V-hez: OP-TEE integráció, SEV-szintű megbízható végrehajtási környezetek
- Boot lánc biztonság: trust root, biztonságos boot és mért indítási tanúsítás
Kriptográfiai gyorsítás
- RISC-V kriptográfiai kiterjesztések (Zk, Zkr, K kiterjesztések): SHA, AES, RSA, RSA-PSS és ECC gyorsítás
- Poszt-kvantum kriptográfia (PQC) integráció a következő generációs RISC-V processzorokhoz
- Oldalcsatornás támadások enyhítési technikái: konstans idejű programozás, maszkolás és hardveres véletlenszám generátorok
Speciális egyedi architektúra és ISA kiterjesztés tervezés
Területspecifikus architektúra és egyedi utasítás kiterjesztések
- ISA kiterjesztés tervezési módszertan: kódolás, kódolási táblák, ABI hatáselemzés és RISC-V International specifikáció benyújtási folyamat
- Egyedi regiszterfájl tervezés CBAR (Custom Base Address Registers) segítségével operandus továbbításhoz
- Utasítás folyamatok, veszély észlelés és folyamat módosítások egyedi kiterjesztésekhez
Egyedi architektúra módosítások ellenőrzése és lezárása
- Teszpad tervezés egyedi kiterjesztésekhez: irányított vs. korlátozás-véletlen inger generálás
- Regressziós tesztelési keretrendszerek és lefedettségvezérelt ellenőrzés architektúra módosításokhoz
- Interoperabilitás tesztelés: egyedi utasítások működésének biztosítása meglévő ABI korlátokon belül
Biztonságkritikus és autóipari RISC-V alkalmazások
Funkcionális biztonság és autóipari szabványoknak való megfelelés
- ISO 26262 funkcionális biztonsági megfelelőség RISC-V autóipari processzorokhoz
- ASIL-Q osztályozás és biztonsági kézikönyv fejlesztés RISC-V szilícium IP-hez
- Determinisztikus megszakításkezelés, lockstep mag párok és memória védelem biztonságkritikus RISC-V rendszerekhez
Ipari valós idejű és edge számítási alkalmazások
- IEC 61508 SIL megfelelőség és determinisztikus ütemezés RISC-V többmagos platformokon
- Ipari IoT átjáró fejlesztés RISC-V-vel: kapcsolhatóság, edge elemzés és OTA firmware frissítési rendszerek
Záróprojekt: Teljes körű RISC-V rendszerfejlesztés
Teljes életciklusú projekt
- Architektúra specifikáció: ISA kiterjesztések és mag konfiguráció tervezés egy meghatározott használati esethez
- RTL implementáció SystemVerilogban UVM teszpadokkal és formális ellenőrzési lefedettséggel
- FPGA prototípuskészítés, boot firmware fejlesztés és bare-metal meghajtó stack integráció
- Linux BSP és eszközlánc testreszabás az egyedi RISC-V maghoz
- AI munkaterhelés telepítés: NPU integráció, modell kvantálás és teljesítmény mérések
- Biztonsági validálás: PMP érvényesítés, biztonságos boot és kriptográfiai gyorsítás mérések
- Technikai architektúra dokumentáció, IP stratégia elemzés és cross-funkcionális csapat prezentáció
Követelmények
Nincs.
21 Órák
Vélemények (2)
A tanár magyarázatai és interaktív előadása nagyon jól hozták át a témát; még ha valószínűleg nem is volt elég tapasztalattal, sokat tanultam belőle!
Pieter Bruynseels - Spot Buy Center BV
Kurzus - Design Patterns
Gépi fordítás
Szerettem a használt platformot. Valóban szép és könnyen használható volt. A TypeScript szekciót is szerettem, különösen a névterekről és modulokról szóló részét.
Robert - DB Global Technology
Kurzus - JavaScript - Advanced Programming
Gépi fordítás
