Köszönjük, hogy elküldte érdeklődését! Csapatunk egyik tagja hamarosan felveszi Önnel a kapcsolatot.
Köszönjük, hogy elküldte foglalását! Csapatunk egyik tagja hamarosan felveszi Önnel a kapcsolatot.
Kurzusleírás
RISC-V architektúra alapok és ökoszisztéma áttekintés
RISC-V ISA környezet és ipari elfogadás
- Nyílt ISA filozófia és a RISC-V International szabványosítási környezet
- RISC-V mentális modell: Load-Store architektúra, Regiszterfájl, Byte sorrend
- Összehasonlítás ARM, x86 és POWER architektúrákkal: Kompromisszumok heterogén számítási architektúrák esetén
- Ökoszisztéma érettség felmérése: SiFive, T-Head, Western Digital és a növekvő nyílt forráskódú szilícium közösség
- Szabványosított interfészek: RISC-V Privileged ISA, Machine Software Abstraction Layer (MSBL)
Memória modellek és ABI megfelelőség
- Nem privilegizált architektúra specifikáció: CSR térkép, kivételkezelés és memória hierarchiák
- RV32I / RV64I utasításkészletek és ABI megfelelőség keretplatformos bináris hordozhatósághoz
- Memória sorrend konvenciók és barrier utasítások többprocesszoros rendszerekhez
RISC-V Assembly programozás és fordító eszközlánc
Alacsony szintű utasítás programozás
- Alap egész szám utasítások (I), Szorzás/Osztás (M), Atomi műveletek (A) kiterjesztések
- Bitness-tudatos programozási stratégiák 32 bites és 64 bites RISC-V célokhoz
- Hívási konvenciók és stack frame kezelés beágyazott és valós idejű szoftverrendszerekhez
Fordító eszközlánc ismeretek
- LLVM alapú fordító eszközlánc: Clang, LLVM, Binutils RISC-V keretfordításhoz
- Linker szkriptek, szakaszok és memórialayout konfiguráció bare-metal és RTOS környezetekhez
- Fordító intrinszikusok, optimalizációs szintek és profilvezérelt kód hangolás
- Nyílt forráskódú toolchain fejlesztési munkafolyamatok: egyedi GCC/Clang toolchain-ek építése, tesztelése és csomagolása
Beágyazott rendszerek fejlesztése és valós idejű operációs rendszerek
Bare-Metal és RTOS programozás
- Rust rendszerprogramozás RISC-V-hez: zero-cost absztrakciók, nem biztonságos memóriakezelés és bare-metal fejlesztés
- No-Std környezetek: egyedi linkerek, eszközmeghajtó fejlesztés és memórialeképezett I/O
- Zephyr RTOS és Buildroot BSP fejlesztés RISC-V célokhoz
- Periféria interfészelés: GPIO, I2C, SPI, UART és DMA vezérlő programozás
Teljesítmény- és energiaoptimalizálás
- Órajel gating, teljesítménydomén kezelés és alacsony fogyasztású mód optimalizálás
- Cikluspontos teljesítményelemzés szimulációs profilozókkal és hardver teljesítményszámlálókkal
- Valós idejű megszakítási késleltetés hangolás biztonságkritikus alkalmazásokhoz
Linux kernel és bootloader fejlesztés RISC-V-hez
Boot firmware és bootloader ökoszisztéma
- OpenSBI (SBI specifikáció implementáció): bootloader firmware fejlesztés
- UEFI/EDK II RISC-V-n: modern firmware boot stack fejlesztés
- Coreboot és U-Boot portolás RISC-V egykártyás számítógépekhez
Linux kernel integráció
- RISC-V fővonalbeli kernel hozzájárulások: eszközfa overlays, CPU topológia és megszakításvezérlő (AIA) meghajtó fejlesztés
- Gyártói BSP fejlesztés és kernel konfiguráció egyedi SoC platformokhoz
- Fájlrendszer támogatás, hálózati stack és konténerizáció támogatás (Docker, Kubernetes) RISC-V hoszt rendszereken
RISC-V SoC tervezés és FPGA prototípuskészítés
Többmagos SoC architektúra és integráció
- Hálózat-a-chipen (NoC) tervezési módszertan RISC-V többmagos processzorokhoz
- Axi4/CHI cache koherencia és processzorok közötti kommunikációs protokollok
- Nyílt forráskódú IP integráció: OpenCores, ChIPS Framework és gyártói RTL komponensek
- Bus matrix tervezés és memóriavezérlő integráció (DDR, SRAM, eMMC, PCIe)
FPGA alapú processzor prototípuskészítés
- FPGA szintézis és RISC-V mag implementáció (pl. BOOM, VexRiscv, PULP)
- SystemVerilog Assertions (SVA) és UVM alapú funkcionális ellenőrzési módszertan
- Formális ellenőrzési eszközök és tulajdonság alapú tesztelés RISC-V mag érvényesítéséhez
RISC-V vektor kiterjesztések és domain-specifikus gyorsítás
RVV (RISC-V vektor) kiterjesztés mélymerülés
- Vektor betöltés/tárolás, vektor-összevont szorzás-összeadás (VFMA) és mátrix számítási gyorsítás
- Változó hosszúságú vektor műveletek (VL, VLEN) terhelés-optimalizált SIMD végrehajtáshoz
- Vektor maszk műveletek, szegmens vezérlés és adattípus rugalmasság DSP és ML terhelésekhez
Egyedi DSP és domain-specifikus utasítás tervezés
- Domain-specifikus gyorsítók tervezése egyedi kiterjesztésekkel és CBAR alapú operandus interfészekkel
- Fordító frontend módosítások egyedi utasítás generáláshoz és kód kibocsátáshoz
- Hardver-szoftver particionálási stratégiák gyorsítók integrációjához termelési SoC-kban
MI gyorsítás és edge gépi tanulás RISC-V-n
NPU tervezés és integráció RISC-V processzorokhoz
- Neurális processzor architektúra: systolic tömbök, tenzor magok és súlytömörítés on-chip MI gyorsításhoz
- Modell kvantálási technikák (INT8, INT4, FP8) edge telepítéshez RISC-V-n
- Keretrendszer kompatibilitás: TensorFlow Lite Micro, ONNX Runtime és PyTorch Edge RISC-V célokon
Heterogén számítás MI terhelésekhez
- RISC-V hoszt CPU és MI gyorsító NPU közös tervezése valós idejű inferencia folyamatokhoz
- Memória alrendszer optimalizálás: HBM/DDR sávszélesség kezelés ML modell súlyok és aktiválásokhoz
- Hőmérsékleti és energia költségvetés edge MI inferencia rendszerekhez
Hardver biztonság és bizalmas számítások RISC-V-n
Fizikai memória védelem és megbízható végrehajtás
- Fizikai memória védelem (PMP) és Page Table walker biztonsági mechanizmusok
- Biztonságos Enklávák/TEE architektúrák RISC-V-hez: OP-TEE integráció, SEV osztályú megbízható végrehajtási környezetek
- Boot lánc biztonság: trust gyökér, biztonságos boot és mért indítási tanúsítás
Kriptográfiai gyorsítás
- RISC-V kriptográfiai kiterjesztések (Zk, Zkr, K kiterjesztések): SHA, AES, RSA, RSA-PSS és ECC gyorsítás
- Poszt-kvantum kriptográfia (PQC) integráció következő generációs RISC-V processzorokhoz
- Oldalcsatornás támadások elleni védekezési technikák: konstans idő programozás, maszkolás és hardver véletlenszám generátorok
Haladó egyedi architektúra és ISA kiterjesztés tervezés
Domain-specifikus architektúra és egyedi utasítás kiterjesztések
- ISA kiterjesztés tervezési módszertan: kódolás, kódolási táblák, ABI hatáselemzés és RISC-V International specifikáció benyújtási folyamat
- Egyedi regiszterfájl tervezés CBAR (Custom Base Address Registers) operandus diszpacseléssel
- Utasítás pipelining, veszélyfelismerés és pipeline módosítások egyedi kiterjesztésekhez
Egyedi architektúra módosítások ellenőrzése és jóváhagyása
- Teszpad tervezés egyedi kiterjesztésekhez: irányított vs. korlátozott véletlen stimulzus generálás
- Regressziós tesztelési keretrendszerek és lefedettségvezérelt ellenőrzés architektúra módosításokhoz
- Interoperabilitás tesztelés: egyedi utasítások működésének biztosítása meglévő ABI korlátokon belül
Biztonságkritikus és autóipari RISC-V alkalmazások
Funkcionális biztonság és autóipari szabványoknak való megfelelés
- ISO 26262 funkcionális biztonsági megfelelés RISC-V autóipari processzorokhoz
- ASIL-Q osztályozás és biztonsági kézikönyv fejlesztés RISC-V szilícium IP-hez
- Determinisztikus megszakításkezelés, lockstep magpárok és memória védelem biztonságkritikus RISC-V rendszerekhez
Ipari valós idejű és edge számítási alkalmazások
- IEC 61508 SIL megfelelőség és determinisztikus ütemezés RISC-V többmagos platformokon
- Ipari IoT átjáró fejlesztés RISC-V-vel: kapcsolhatóság, edge elemzés és OTA firmware frissítési rendszerek
Záróprojekt: Teljes körű RISC-V rendszerfejlesztés
Teljes életciklusú projekt
- Architektúra specifikáció: ISA kiterjesztések és mag konfiguráció tervezés egy meghatározott használati esethez
- RTL implementáció SystemVerilog-ban UVM teszpadokkal és formális ellenőrzési lefedettséggel
- FPGA prototípuskészítés, boot firmware fejlesztés és bare-metal meghajtó stack integráció
- Linux BSP és toolchain testreszabás az egyedi RISC-V maghoz
- MI terhelés üzembe helyezés: NPU integráció, modell kvantálás és teljesítmény mérések
- Biztonsági érvényesítés: PMP kényszerítés, biztonságos boot és kriptográfiai gyorsítás mérések
- Technikai architektúra dokumentáció, IP stratégia elemzés és cross-funkcionális csapat bemutató
21 Órák
Vélemények (2)
A tanár magyarázatai és interaktív előadása nagyon jól hozták át a témát; még ha valószínűleg nem is volt elég tapasztalattal, sokat tanultam belőle!
Pieter Bruynseels - Spot Buy Center BV
Kurzus - Design Patterns
Gépi fordítás
Szerettem a használt platformot. Valóban szép és könnyen használható volt. A TypeScript szekciót is szerettem, különösen a névterekről és modulokról szóló részét.
Robert - DB Global Technology
Kurzus - JavaScript - Advanced Programming
Gépi fordítás
